Исследование и разработка методов оценки сбоеустойчивости комбинационных схем, реализованных в базисе ПЛИС
Аннотация
Дата поступления статьи: 24.02.2016В статье представлен метод создания модели комбинационной схемы, реализованной в базисе ПЛИС на основе её исходного описания. Данная модель представляет собой эквивалентную логическую схему в базисе внутренних логических элементов ПЛИС. Полученная схема может быть использована для расчета различных параметров, таких как быстродействие, площадь, потребляемая мощность и т. д. В статье предлагается использовать данную модель для оценки сбоеустойчивости по отношению к одиночным ошибкам, возникающим в комбинационных участках схемы или в регистрах конфигурации. Кроме того, полученная эквивалентная схема может быть модифицирована и повторно синтезирована в среде САПР для повышения логической устойчивости к одиночным сбоям. Непосредственная оценка маскирующих свойств логической схемы по исходному описанию невозможна из-за процесса синтеза и существенного изменения структуры схемы, а оценка характеристик сбоеустойчивости после размещения в кристалл недоступна из-за отсутствия в современных САПР (Altera Quartus II, Xilinx ISE, Synopsys Synplify) необходимых инструментов для получения эквивалента схемы на уровне логических вентилей. Единственной возможностью является создание собственных инструментов анализа нет-листа и построение модели комбинационной схемы для оценки её сбоеустойчивости.
Ключевые слова: оценка сбоеустойчивости, ресинтез, комбинационные схемы, ПЛИС, инжектирование ошибок
05.13.05 - Элементы и устройства вычислительной техники и систем управления